O processo de 2nm da TSMC apresenta menor densidade de defeitos (D0) em comparação com processos anteriores

A TSMC revelou em um simpósio nos EUA a densidade de defeitos (D0) para seu processo mais recente, o N2, que utiliza litografia de 2nm. A empresa demonstrou que a transição para uma nova tecnologia de fabricação não apresentou dificuldades, alcançando uma densidade inferior à dos processos anteriores, em um estágio similar da produção.

O gráfico compara a densidade de defeitos nos processos mais recentes da empresa, desde as fases N7 e N6 até a N2. O eixo horizontal representa as gerações em relação à sua altura na produção, sendo que a linha azul indica o ponto em que a produção em massa da N2 irá parar, estando essa fase a dois trimestres de iniciar.

Em conjunto com outros processos da TSMC, dois trimestres antes da produção em massa, observou-se que o N2 apresenta a menor densidade de defeitos.

A densidade reduz-se à medida que a produção progride. Observa-se que os modelos N7 e N6 nunca atingiram o mínimo alcançado pelos mais recentes. Os modelos N5 e N4 apresentaram as reduções de defeitos mais rápidas, porém o N3 e o N3P alcançaram a mesma densidade em algum momento.

A TSMC não demonstra receio em relação ao design gate-all-around.

O que mais se destaca no gráfico é que o processo N2 representa a primeira vez que a TSMC utiliza a tecnologia gate-all-around (GAA) na fabricação de chips. Gerações anteriores utilizavam a FinFET, que era muito mais comum.

A introdução de uma nova tecnologia não causa raramente problemas, mas neste caso parece que, pelo menos em relação à densidade de defeitos, a tecnologia GAA não apresentou dificuldades para a grande fabricante taiwanesa de semicondutores.

A empresa também decidiu antecipar o lançamento de sua futura litografia de 1,4nm nesta semana, prometendo atingir a produção em larga escala da tecnologia em 2028. Paralelamente, o processo N2 já possui clientes confirmados para as primeiras rodagens de chips.

Tom’s Hardware

Fonte: Adrenaline